Inside NAND Flash Memories读书笔记01：半导体种类、闪存的存储单元以及NAND闪存和NA...

Inside NAND Flash Memories读书笔记

半导体存储器的种类

半导体存储器可以简单的分为两个大类：

• RAM—— Random Access Memory。即：随机访问存储器。它可以自由存取内容，但在断电后数据会消失。
• ROM——Read Only Memory。即：只读存储器。它的数据无法修改，但在断电后数据不会消失。

而在介于这两者之间存在一个中间分类：

• NVM——Non-Volatile Memories。即：非易失性存储器。它既可以自由存取内容，也不会在断电后数据消失。

NVM的历史开始于20世纪70年代，随着第一个EPROM存储器 (可擦除可编程的只读存储器) 的推出，NVM就一直被认为是最重要的半导体产品之一。

闪存的存储单元 (Cell)

现在大多数闪存的Cell都是基于浮栅 (Floating Gate, FG) 技术，其结构如下所示：

该结构在原MOS管的控制栅极 (CG) 上增加了一层浮栅 (FG) 。该浮栅 (FG) 被氧化层完全包围，构成了一个极好的电子“陷阱”，可以起到捕获电子并长时间储存的作用。

从浮栅层注入和擦除电子的操作分别被命名为Program (编程)和Erase (擦除)，这两个操作改变了Cell内部的阈值电压V_TH。当对Cell施加一个固定的电压时，因为V_TH的大小不同，就可以区分出不同的状态，例如：当施加的电压高于单元的V_TH时，Cell就被识别为1，反之为0。

NAND闪存

NAND存储器阵列

在闪存芯片中，Cell被包装成一个阵列，以优化硅片面积的占用。

根据Cell在阵列中的组织方式，分为了NAND和NOR闪存。这里我们主要看NAND闪存的架构：

在NAND串 (NAND string) 中，Cell以32或64个为一组被串联起来，两端通过两个选择晶体管M_SL和M_DL连接到Source Line (SL)和Bitline (BL)。

每个NAND串与另一个NAND串共享Bitline，控制栅极 (CG) 通过Wordline (WL) 连接。

同属一个WL的Cell组成一个Page，例如：WL_0<0>。

每条WL的Page数量和Cell的存储能力有关，根据存储层数的不同，闪存也有不同的称呼：

• SLC——Single-Level Cell，每单元存储1bit。
• MLC——Multi-Level Cell，每单元存储2bit。
• TLC——Triple-Level Cell，每单元存储3bit。
• QLC——Quad-Level Cell，每单元存储5bit。

对于一个具有奇偶BL的SLC来说 (如上图右边的结构) ，偶数和奇数的Cell们会组成两个不同的页面。例如，一个4kB的页面的SLC有一个65536个Cell的WL，即在原本的基础上翻两倍。

当然，对于MLC来说，奇偶BL会有四个页面，因为每个Cell存储一个最小有效位 (LSB) 和最大有效位 (MSB) ，因此就有：

• 偶数BL上的MSB和LSB；
• 奇数BL上的MSB和LSB。

共享同一组WL的NAND串组成一个Block，例如：WL_0<0:63>。

在执行Erase擦除操作时，所有共享同一组WL的NAND串会被一起擦除，因此Erase操作的最小单位是Block。

NAND闪存主要由存储阵列组成。因此，为进行Read、Program、Erase操作，还需要额外的电路。由于NAND芯片最重要被封入到一个有明确尺寸的封装中，因此在早期设计阶段组织布局所有的电路和阵列是很重要的。一个简单的平面图如下：

在上图中，存储阵列 (Memory Array) 被分割成不同的Plane。水平方向是Wordline的方向，垂直方向是Bitline的方向。

一个**行解码器 (Row Decoder)**位于两个Plane之间，该电路的任务是对选定的NAND串的所有WL进行适当的偏移。

所有的BL都连接到感应放大器 (Sense Amp)，每个感应放大器可以有一条或多条BL，感应放大器的任务是将存储单元的电流转换为数字值。

在外围区域，有电荷泵 (Charge Pumps)、稳压器 (Voltage Regulators)、逻辑电路 (Logic Circuits)和冗余结构 (Redundancy Structures)。PDA焊盘用于与外部进行通信。