欧盟芯片法案激进的研发目标

欧洲不再满足于在全球微电子行业只扮演一个小众角色。欧洲已经意识到制造业的重要性，不再只关注现有的优势（即MEMS、传感器和功率电子）。三个重要微电子研究机构旨在帮助实现欧盟的新产业政策。

欧洲的半导体产业能否东山再起？

这是一个价值640亿美元的问题。更准确地说，这是欧盟在其《芯片法案》背后投入的430亿欧元的问题。

不管预算是多少（许多人认为不够还），欧洲这次卷土重来尝试的结果却谁也说不准。成功当然不是注定的。

考虑到27个欧盟成员国之间层层叠叠的官僚机构和错综复杂的政治问题，欧洲的芯片倡议很容易在“战略”谈判中陷入僵局，对工业化方面几乎不产生实质性影响。

然而，在评估这种可能性时，一个重要的因素是欧洲官员、政治家和行业高管之间对半导体的重新思考。

欧盟成员现在充分意识到，与美国、中国、韩国、台湾和日本相比，他们的限制性政策（包括适用于成员国为工业生产提供国家援助的严格的竞争规则）已经阻碍了该地区半导体行业的进步。

可能打破现状的催化剂是欧洲的“The Return of Industrial Policy”，这是蒙田研究所（Institute Montaigne）今年早些时候发布的一份政策文件。作者Mathieu Duchâtel称“The Chips for Europe”倡议是《欧洲芯片法案》的一个支柱，是“政治意图的声明”。

作者解释说，2月推出的《欧洲芯片法案》消除了一个主要的法律障碍，使欧盟能够批准国家援助，释放了对先进的代工项目提供高度支持的可能性。

传统上欧洲的投资都侧重于基础研发和创新，但这次对工业“生产”和“代工项目”的强调，简直是180度的转折。

这种思维的转变（在制造业背后投入更多的政治力量）引起了微电子领域许多参与者的共鸣。ST最近承诺会加大内部制造力度就是一个例子。欧洲的三个主要RTO（research and technology organizations）也在为支持欧盟的新战略而努力。

由CEA-Leti、Imec和Fraunhofer研究所向欧盟提交的一份联合提案似乎使他们的任务与《欧洲芯片法案》一致。通过该提案，欧盟寻求能够加强欧洲生态系统的项目，可能涉及几个成员国。

该文件由这三个RTO的CEO起草和签署，目前尚未对外公布。该提案包括四个试点项目，每个项目由其中一个RTO主持，另外两个研究机构达成了默契的合作协议。

这些研发项目包括：

• 10nm至7nm FD-SOI（fully depleted silicon-on-insular）技术，由CEA-Leti（法国）主持，时间为2022年到2026年。GAA（gate-all-around）技术，由CEA-Leti主持，时间为2027年至2030年。用于异构集成的先进封装，由Fraunhofer（德国）在2022年至2027年期间主持。新一代ASML EUV（extreme-ultraviolet）光刻机，由Imec（比利时）主持。

这四个试点项目突出显示了RTO在推进半导体技术方面的广泛研究范围。同样值得注意的是，每个试点项目都与欧洲的行业参与者建立了紧密的联系，有明确的实验室到工厂的角度。

CEA-Leti的副总裁兼项目总监Jean-René Lèquepeys解释说：“四个试点项目的目标是为欧洲工业带来更多的附加值。目标是开发更高水平的成熟技术，可转让给条件良好的工业公司。”

但当被问及三个RTO在不同试点项目中的分工时，Lèquepeys谨慎地指出：“这是一个棘手的问题，因为它还没有在所有细节上得到解决。”

在三方探索最有效的合作方式的同时，由一个RTO主持的试点项目并不意味着它要进行100%的研发。Lèquepeys强调说，其他组织将作出贡献。在联合提案中，三个RTO要求布鲁塞尔将所有四个试点项目作为单一的合作项目，而不是孤立地进行独立研发工作。

在过去，这三个被称为激烈竞争对手的RTO可能会要求欧盟委员会挑选一个赢家。在新的《欧洲芯片法》制度下，这种做法是行不通的。

这是欧洲RTO猛然觉醒的一部分，它们现在必须接受这样的现实：欧洲大陆三大研究所的研发项目在欧洲半导体市场上几乎没有取得过商业成功。

Lèquepeys说：“我们拥有世界上最强大的三个研究技术组织。但尽管如此，我想说欧洲只占有全球半导体生产的9%的份额。这意味着我们需要改变方程式中的某些东西，因为最后的结果并不那么好。”

每个试点项目的内容FD-SOI试点（10nm至7nm工艺节点的开发）将由CEA-Leti领导。这项工作的性质是严格的研发。该项目正在等待法国的批准。

另外，CEA、Soitec、GlobalFoundries和ST上个月宣布合作开发下一代FD-SOI技术。这可能是FD-SOI试点项目研究成果的最终归宿。但Lèquepeys强调，试点项目与四家公司的公告不同。他说：“目前，ST和Global Foundries没有参与这个试点。”

然而，FD-SOI的努力并不是欧洲或CEA-Leti重点推动的的唯一的未来半导体技术。

三巨头提出的试点包括向GAA技术转移的研发工作。技术界认为FinFET最终会让位于GAA。Lèquepeys将GAA描述为“2nm节点以下的强制性技术”。GAA晶体管是FinFET的后继者，预计将使用纳米片，随后发展为纳米线。

Lèquepeys声称，CEA-Leti在GAA方面有着深厚的历史，包括在2007年IEDM的一篇论文中首次发表了关于该主题的文章。该研究所拥有前两项专利。虽然CEA-Leti将主导GAA试点项目，但Lèquepeys设想与Imec进行有力合作。

Lèquepeys承认CEA缺乏EUV机器技术，他说：“我们可以为合作带来我们的专业知识，这些专业知识来自于我们的设计活动，包括所有过程的特征和整合。”

第三个试点项目由Fraunhofer主持，将解决先进的封装问题。Lèquepeys解释说，这项研究涉及开发有源中介层、硅中介层、硅通孔以及使用“正确功能的正确节点”的下一代封装所需的一切。

同样，这第三个试点项目并不是孤立存在的。Lèquepeys认为，未来的FD-SOI器件还必须与3D堆叠和先进的封装兼容。鉴于CEA-Leti强大的3D堆叠和先进的封装活动，他强调，“我们将与Fraunhofer进行强有力的合作”。

CEA-Leti的CTO重申了所有试点项目的研发课题和RTO之间需要的合作，他说：“以异构集成试点项目为例。虽然它将由Fraunhofer主持，但委员会并不希望百分之百由Fraunhofer来做。Imec和Leti也将作出贡献。”

FD-SOI将非易失性内存集成到项目后端的计划就是一个很好的例子。Lèquepeys表示，Imec正大力参与MRAM（magnetoresistive random-access memory）的工作。Faunhofer正在做铁电RAM，CEA-Leti正在研究OxRAM（氧化物RAM）和相变内存。由于这些都不是通用内存，它们都有优缺点。将这些不同的非易失性内存集成到项目的后端，更聪明的方法是首先合作进行PDK（process design-kit）活动，RTO可以共享。Lèquepeys指出，充分的PDK对第三方和fabless芯片公司来说是必要的，这样他们就可以评估自己产品的技术。

同样，我们的目标不是要选出一个赢家，而是要提供各种集成到FD-SOI的非易失性内存。Lèquepeys称这是“为FD-SOI打开大门和拓宽市场的好方法”。

最后，第四个试点项目“专门用于非常前沿的节点”，Lèquepeys解释说。这个试点是为未来的EUV机器而设计的，可以达到2nm以下的水平。这个项目考虑到了荷兰光刻巨头ASML。他补充说：“该举措将不是开发完整的技术，而是开发一些技术片段，以验证我们可以深入到2nm的节点。”

试点项目的时间线

欧盟对联合提案的最终批准预计要到2023年9月。还需要几个步骤（包括RTO对提案请求的回应），然后是欧盟的评估期。

但这是在欧盟层面。Lèquepeys预计法国政府将在“未来两到三个月内”做出积极回应，这是启动拟议试点项目的关键一步。每个RTO都参与了从国家和地方当局为其欧洲项目寻求资金。

随着欧盟议程的变化，欧洲的三大研究机构（CEA-Leti、Imec和Fraunhofer）正在抓住这个时机。他们计划开发未来半导体的关键技术。这些RTO承诺在试点项目上进行合作，这将检验他们是否认真合作进行互利的研发。