*文/黑桃与长剑

UCIe产业联盟，又多了一张中国新面孔。

国产IP设计企业芯耀辉今日宣布，将正式加入聚集了众多巨头的UCIe产业联盟，未来将与联盟其他成员共同致力于UCIe1.0版本规范，以及下一代UCIe技术标准的研究与应用。值得注意的是，芯耀辉也是首批加入该组织的中国大陆IP设计企业。

正如上文所述，UCIe产业联盟是一个由诸多半导体、科技、互联网巨头所建立的组织，由英特尔牵头建立于今年3月，主要成员包括日月光半导体（ASE）、AMD、Arm、谷歌云、Meta（Facebook母公司）、微软、高通、三星、台积电等等。这个产业联盟的成立是基于英特尔提出的UCIe标准，彼时，它将其作为一个开放规范捐赠给了联盟的创始成员。

提到UCIe标准，就不得不提封装内芯粒（Chiplet，又称“小芯片”），前者正是为它而生。

半导体界的摩尔定律尽人皆知——这一定律认为，单靠芯片制造商的工艺迭代，每过18个月，芯片性能就可以再提升一倍。然而，随着先进制程愈发逼近1nm这个极端，制造商和设计商都很难在单块芯片基础上继续提升芯片性能。这种情况下，半导体界需要一种新方式来绕过被视作金科玉律的摩尔定律，而Chiplet便应运而生。

简要来说，Chiplet方案是将一系列功能单一，且可互相进行模块化组装的小芯片封装起来，形成具有更加强大功能的SoC。离我们最近的一个例子，便是苹果此前发布的顶级芯片M1 Ultra——不同于此前，苹果并没有在单独一块芯片上大做文章，而是通过独有的Chiplet专利将两块M1 Max芯片“粘”在了一起，让各项硬件指标直接翻倍。

当然，苹果的Chiplet专利仅仅只能适用于自家，而这也牵扯出了半导体界的一个问题：Chiplet规范不统一。实际上，除苹果之外的各大半导体、科技厂商都曾在Chiplet上下过功夫。早在2014年，华为就曾和台积电合作发布过基于CoWoS（Chip-on-Wafer-on-Substrate）制造的产品；2020年国际固态电路峰会（ISSCC）上，AMD也发布过基于Zen 2服务器产品的多种Chiplet策略。但它们的技术均只能用在自家产品上，无法成为行业标准规范。

厂商们各自为战的情况下，第一个站出来组建行业联盟的厂商无疑将吃到不少产业红利，但它也必须拥有与“盟主”地位相称的科研实力和影响力。基于此，英特尔才头一个跳出来组建了UCIe联盟——它在半导体上下游的声望都极高，科研实力上也丝毫不逊色于科技公司和晶圆代工厂们；另一个不得不提的要素是，英特尔作为美国公司，地缘政治压力无疑是最小的。这或许能解释，为什么是英特尔而不是三星或台积电来领导这个大联盟。

回到UCIe标准上，正如前文所述，它的出现是为了将全球范围内五花八门的Chiplet技术统一在一个标准下，让产业各环节间的协调和技术推广更加容易。英特尔曾表示，这一规范能够实现封装层级的开放芯粒生态系统，以及“普遍的互联”。

目前，仍然有越来越多的中国大陆企业加入UCIe产业联盟，例如文章中提到的芯片IP公司芯耀辉。不久之前，同为半导体IP设计公司的芯原股份也加入了这一联盟。根据研究机构IPnest的统计，芯原股份是中国大陆排名第一、全球排名第七的半导体IP供应商；芯耀辉虽是一家成立仅两年的初创公司，但目前也拿到了两轮超4亿元的融资。

不过，并不是每家厂商都甘愿加入英特尔组建的产业联盟，那些有能力自建Chiplet标准的厂商——例如苹果、英伟达，便是“不结盟运动”中的一员。此前，苹果已经提出了自己独有的UltraFusion，而英伟达的NVLink-C2C互联技术同样不逊于UCIe。

另一边，为了避免在标准上再度陷入被“卡脖子”的窘境，我国也开始构建自己的Chiplet标准，即中国计算机互连技术联盟（CCITA）此前提出的《小芯片接口总线技术要求》。简要来说，这一标准更倾向于目前中国芯片产业链的实际状况，即14nm、28nm的成熟制程；而UCIe因为汇聚了台积电等半导体顶级企业，在标准制定上更加倾向于先进制程。

眼下，这一标准即将进入征求意见环节，正式发布时间可能要等到今年年底或是明年年初。一旦由国内企业组成的Chiplet联盟出炉，对我国半导体产业发展无疑是极大利好。

*图片来自Yandex